首页＞产品与解决方案＞解决方案＞高速Memory接口设计

丰富的开发实际成果给灵活多变的高速Memory接口的实现提供有力的支持。 高速Memory接口开发实例一览 　Xilinx Virtex-4关于高速大容量数据的Memory解决方案 　 SDR DDR DDR2 Power supply 3.3V 2.5V 1.8V Applied clock ～133MHz 75M～200MHz 125MHz～266(333)MHz R/W data rate ～133Mbps/pin 150M～400Mbps/pin ～553(667)Mbps/pin I/O standard LVTTL SSTL2 SSTL18 On-chip DLL × ○ ○ Data strobe (DQS) × ○ ○ Data alignment CLK edge on read DQS center on reads DQS center on reads CLK edge on writes DQS edge on writes DQS edge on writes 　根据IBIS模型的传送路线的仿真 回到顶部 　基于Xilinx Virtex-4的控制 回到顶部 　配置/配线的最优化   回到顶部

	联系我们｜法律声明｜网站地图 (C)Copyright2009. Tokyo Electron Device(ShangHai/WuXi) Limited. All Rights Reserved