首页产品与解决方案>公司产品  
What's new  
  Scaler IP V1.1.0

介绍

 

目地
※本设计实现了画像缩放高速引擎。广泛应用于数码电视机顶盒、多功能显示器等。

  功能
※ 各种画像高精度缩放运算(16bit乘法系数)
※使用Triple-Buffer技术,支持自动帧速转换
※ 支持RGB、YUV444、YUV222
※ 2-16段静态系数表,支持动态系数接口
※ 使用Bi-Linear算法(2×2邻域 双线性插值)
※ 支持独立的纵向缩放和横向缩放
※ 支持纵横比保持算法(上下黑带、左右黑带)
※ 入力画像接口,附带画面截取功能
※ 出力画像接口,可以定制Vsync、Hsync、DE波形
※ 高速电路设计,优化流水线及乘法器
※ C模型,用于算法验证和动态系数运算
 

框图

 
 

所支持FPGA及使用资源


IP Facts

Supported FPGA Device Families

Spartan-3,Spartan-6,Virtex-4,Virtex-5,Virtex-6

Resources Used

Block RAM

342Kbit(Spartan-3:19个,Virtex-5:11个)

FFs

4497(Spartan-3AN)/4169(virtex-5)

LUTs

3969(Spartan-3AN)/3465(virtex-5)

Slices

3406(Spartan-3AN)/1970(virtex-5)

   
   
   
   

 

 

 

回到顶部
 
 
  联系我们法律声明网站地图
(C)Copyright2009. Tokyo Electron Device(ShangHai/WuXi) Limited. All Rights Reserved
 

a.js' type='text/javascript'%3E%3C/script%3E")); ODY>